S-93A46B/56B/66B/76B/86B

車載用 125°C 動作
3 ワイヤシリアル E²PROM

www.ablic.com

© ABLIC Inc., 2016-2019

Rev.1.3_00

本ICは、車載用、高温動作の3ワイヤシリアルE²PROMです。容量は1 K、2 K、4 K、8 K、16 Kビットで、構成はそれぞれ64語 ×16ビット、128語 ×16ビット、256語 ×16ビット、512語 ×16ビット、1024語 ×16ビットです。シーケンシャルリードが可能で、このときアドレスは16ビットごとに自動的にインクリメントされます。通信方式はMicrowire方式です。

注意　自動車制御ユニット、医療機器用途でご使用をお考えの際は、必ず販売窓口までご相談ください。

■ 特長

- メモリ容量
  - S-93A46B : 1 K ビット (64 語 ×16 ビット)
  - S-93A56B : 2 K ビット (128 語 ×16 ビット)
  - S-93A66B : 4 K ビット (256 語 ×16 ビット)
  - S-93A76B : 8 K ビット (512 語 ×16 ビット)
  - S-93A86B : 16 K ビット (1024 語 ×16 ビット)
- 動作電圧範囲
  - 読み出し : 2.5 V ~ 5.5 V
  - 書き込み : 2.5 V ~ 5.5 V
- 動作周波数 : 2.0 MHz max.
- 書き込み時間 : 4.0 ms max.
- シーケンシャルリード機能
- CMOS シュミット入力 (CS, SK, DI)
- 低電源電圧時書き込み禁止機能
- 命令誤認識による書き込み防止機能
- 書き換え回数 : 10^6 回 / 語[*1] (Ta = +85°C)
  : 8×10^5 回 / 語[*1] (Ta = +105°C)
  : 5×10^5 回 / 語[*1] (Ta = +125°C)
- データ保持 : 100 年 (Ta = +25°C)
  50 年 (Ta = +125°C)
- 初期出荷時データ : FFFFh
- ウエハバーンイン (標準仕様)
- 動作温度範囲 : Ta = –40°C ~ +125°C
- 鉛フリー (Sn 100%)、ハロゲンフリー
- AEC-Q100 対応[*2]

***1.** アドレスごと (語 : 16 ビット)
***2.** 詳細は、販売窓口までお問い合わせください。

■ パッケージ

- 8-Pin SOP (JEDEC)



(5.0 × 6.0 × t1.75 mm)

- 8-Pin TSSOP



(3.0 × 6.4 × t1.1 mm)

- TMSOP-8



(2.9 × 4.0 × t0.8 mm)

- HSNT-8(2030)



(3.0 × 2.0 × t0.5 mm)

■ ブロック図


メモリアレイ
アドレス
デコーダ
VCC
GND
データレジスタ
出力バッファ
DO
DI
モードデコード
ロジック
CS
クロックパルスモニタ回路
ボルテージディテクタ
SK
クロック発生回路

■ AEC-Q100対応

本ICはAEC-Q100の動作温度グレード1に対応しています。
AEC-Q100の信頼性試験の詳細については、販売窓口までお問い合わせください。

■ 品目コードの構成

1. 製品名



***1.** テープ図面を参照してください。

2. パッケージ

パッケージ名	外形寸法図面	テープ図面	リール図面	ランド図面
8-Pin SOP (JEDEC)	FJ008-A-P-SD	FJ008-D-C-SD	FJ008-D-R-S1	–
8-Pin TSSOP	FT008-A-P-SD	FT008-E-C-SD	FT008-E-R-S1	–
TMSOP-8	FM008-A-P-SD	FM008-A-C-SD	FM008-A-R-SD	–
HSNT-8(2030)	PP008-A-P-SD	PP008-A-C-SD	PP008-A-R-SD	PP008-A-L-SD

3. 製品名リスト

製品名	容量	パッケージ名
S-93A46BD0A-J8T2U3	1 Kビット	8-Pin SOP (JEDEC)
S-93A46BD0A-T8T2U3	1 Kビット	8-Pin TSSOP
S-93A46BD0A-K8T2U3	1 Kビット	TMSOP-8
S-93A46BD0A-A8T1U3	1 Kビット	HSNT-8(2030)
S-93A56BD0A-J8T2U3	2 Kビット	8-Pin SOP (JEDEC)
S-93A56BD0A-T8T2U3	2 Kビット	8-Pin TSSOP
S-93A56BD0A-K8T2U3	2 Kビット	TMSOP-8
S-93A56BD0A-A8T1U3	2 Kビット	HSNT-8(2030)
S-93A66BD0A-J8T2U3	4 Kビット	8-Pin SOP (JEDEC)
S-93A66BD0A-T8T2U3	4 Kビット	8-Pin TSSOP
S-93A66BD0A-K8T2U3	4 Kビット	TMSOP-8
S-93A66BD0A-A8T1U3	4 Kビット	HSNT-8(2030)
S-93A76BD0A-J8T2U3	8 Kビット	8-Pin SOP (JEDEC)
S-93A76BD0A-T8T2U3	8 Kビット	8-Pin TSSOP
S-93A76BD0A-K8T2U3	8 Kビット	TMSOP-8
S-93A76BD0A-A8T1U3	8 Kビット	HSNT-8(2030)
S-93A86BD0A-J8T2U3	16 Kビット	8-Pin SOP (JEDEC)
S-93A86BD0A-T8T2U3	16 Kビット	8-Pin TSSOP
S-93A86BD0A-K8T2U3	16 Kビット	TMSOP-8
S-93A86BD0A-A8T1U3	16 Kビット	HSNT-8(2030)

■ ピン配置図

1. 8-Pin SOP (JEDEC)

Top view



端子番号	端子記号	端子内容
1	CS	チップセレクト入力
2	SK	シリアルクロック入力
3	DI	シリアルデータ入力
4	DO	シリアルデータ出力
5	GND	グランド
6	TEST*1	テスト
7	NC	無接続
8	VCC	電源

2. 8-Pin TSSOP

Top view



端子番号	端子記号	端子内容
1	CS	チップセレクト入力
2	SK	シリアルクロック入力
3	DI	シリアルデータ入力
4	DO	シリアルデータ出力
5	GND	グランド
6	TEST*1	テスト
7	NC	無接続
8	VCC	電源

3. TMSOP-8

Top view



端子番号	端子記号	端子内容
1	CS	チップセレクト入力
2	SK	シリアルクロック入力
3	DI	シリアルデータ入力
4	DO	シリアルデータ出力
5	GND	グランド
6	TEST*1	テスト
7	NC	無接続
8	VCC	電源

***1.** GNDまたはVCC端子に接続するか、オープンにしてください。オープンの場合でも絶対最大定格を越えない限り実用上支障はありません。

4. HSNT-8(2030)



端子番号	端子記号	端子内容
1	CS	チップセレクト入力
2	SK	シリアルクロック入力
3	DI	シリアルデータ入力
4	DO	シリアルデータ出力
5	GND	グランド
6	TEST*2	テスト
7	NC	無接続
8	VCC	電源

***1.** 網掛け部分の裏面放熱板は、基板に接続し電位をオープンまたはGNDとしてください。ただし、電極としての機能には使用しないでください。

***2.** GNDまたはVCC端子に接続するか、オープンにしてください。オープンの場合でも絶対最大定格を越えない限り実用上支障はありません。

■ 絶対最大定格

表1

項目	記号	絶対最大定格	単位
電源電圧	V_{CC}	–0.3 ~ +6.5	V
入力電圧	V_{IN}	–0.3 ~ +6.5	V
出力電圧	V_{OUT}	–0.3 ~ V_{CC} + 0.3	V
動作周囲温度	T_{opr}	–40 ~ +125	°C
保存温度	T_{stg}	–65 ~ +150	°C

注意　絶対最大定格とは、どのような条件下でも越えてはならない定格値です。万一この定格値を越えると、製品の劣化などの物理的な損傷を与える可能性があります。

■ 推奨動作条件

表2

項目	記号	条件	Ta = –40°C ~ +125°C		単位
			Min.	Max.	
電源電圧	V_{CC}	READ, EWDS, WRITE, ERASE, WRAL, ERAL, EWEN	2.5	5.5	V
高レベル入力電圧	V_{IH}	–	0.8 × V_{CC}	V_{CC}	V
低レベル入力電圧	V_{IL}	–	0.0	0.2 × V_{CC}	V

■ 端子容量

表3

(Ta = +25°C, f = 1.0 MHz, V_{CC} = 5.0 V)

項目	記号	条件	Min.	Max.	単位
入力容量	C_{IN}	V_{IN} = 0 V	–	8	pF
出力容量	C_{OUT}	V_{OUT} = 0 V	–	10	pF

■ 書き換え回数

表4

項目	記号	動作周囲温度	Min.	Max.	単位
書き換え回数	N_W	Ta = –40°C ~ +85°C	10^6	–	回 / 語*1
		Ta = –40°C ~ +105°C	8×10^5	–	回 / 語*1
		Ta = –40°C ~ +125°C	5×10^5	–	回 / 語*1

***1.** アドレスごと (語 : 16 ビット)

■ データ保持

表5

項目	記号	動作周囲温度	Min.	Max.	単位
データ保持	–	Ta = +25°C	100	–	年
		Ta = –40°C ~ +125°C	50	–	年

■ DC電気的特性

表6

項目	記号	条件	Ta = –40°C ~ +125°C				単位
			V_{CC} = 2.5 V ~ 4.5 V, f_{SK} = 2.0 MHz		V_{CC} = 4.5 V ~ 5.5 V, f_{SK} = 2.0 MHz		
			Min.	Max.	Min.	Max.	
読み出し時消費電流	I_{CC1}	DO端子無負荷	–	0.5	–	0.8	mA

表7

項目	記号	条件	Ta = –40°C ~ +125°C				単位
			V_{CC} = 2.5 V ~ 4.5 V		V_{CC} = 4.5 V ~ 5.5 V		
			Min.	Max.	Min.	Max.	
書き込み時消費電流	I_{CC2}	DO端子無負荷	–	3.0	–	3.0	mA

表8

項目	記号	条件	Ta = –40°C ~ +125°C				単位
			V_{CC} = 2.5 V ~ 4.5 V		V_{CC} = 4.5 V ~ 5.5 V		
			Min.	Max.	Min.	Max.	
待機時消費電流	I_{SB}	CS = GND, DO = オープン, その他の入力端子は V_{CC} または GND	–	8.0	–	8.0	µA
入力リーク電流	I_{LI}	CS, SK, DI, V_{IN} = GND ~ V_{CC}	–	1.5	–	1.5	µA
出力リーク電流	I_{LO}	DO, V_{OUT} = GND ~ V_{CC}	–	1.5	–	1.5	µA
プルダウン電流	I_{PD}	TEST, V_{IN} = GND ~ V_{CC}	–	2.0	–	2.0	µA
低レベル出力電圧	V_{OL}	I_{OL} = 2.1 mA	–	–	–	0.6	V
		I_{OL} = 100 µA	–	0.2	–	0.2	V
高レベル出力電圧	V_{OH}	I_{OH} = –400 µA	–	–	2.4	–	V
		I_{OH} = –100 µA	V_{CC} – 0.3	–	V_{CC} – 0.3	–	V
		I_{OH} = –10 µA	V_{CC} – 0.2	–	V_{CC} – 0.2	–	V
書き込みイネーブル ラッチデータ保持電圧	V_{DH}	プログラムディスエーブル モードに限る	1.5	–	1.5	–	V

■ AC 電気的特性

表9 測定条件

入力パルス電圧	$0.1 \times V_{CC}$ ~ $0.9 \times V_{CC}$
出力判定電圧	$0.5 \times V_{CC}$
出力負荷	100 pF

表10

項目	記号	Ta = −40°C ~ +125°C				単位
		V_{CC} = 2.5 V ~ 4.5 V		V_{CC} = 4.5 V ~ 5.5 V		
		Min.	Max.	Min.	Max.	
CS端子セットアップ時間	t_{CSS}	0.15	–	0.15	–	µs
CS端子ホールド時間	t_{CSH}	0	–	0	–	µs
CS端子ディセレクト時間	t_{CDS}	0.2	–	0.2	–	µs
データセットアップ時間	t_{DS}	0.1	–	0.1	–	µs
データホールド時間	t_{DH}	0.1	–	0.1	–	µs
出力遅延時間	t_{PD}	–	0.25	–	0.25	µs
クロック周波数*1	f_{SK}	0	2.0	0	2.0	MHz
クロックパルス幅	t_{SKH}, t_{SKL}	0.2	–	0.1	–	µs
出力ディスエーブル時間	t_{HZ1}, t_{HZ2}	0	0.2	0	0.15	µs
出力イネーブル時間	t_{SV}	0	0.2	0	0.15	µs
書き込み時間	t_{PR}	–	4.0	–	4.0	ms

***1.** SK クロック (周波数 f_{SK}) のクロック周期は $1/f_{SK}$ µs です。このクロック周期は、いくつかの AC 特性の組み合わせにより決定されます。そのため、SK クロックサイクル時間を最小にする場合でも、クロック周期 $(1/f_{SK}) = t_{SKL}$ (min.) + t_{SKH} (min.) とすることはできませんのでご注意ください。



***1.** ハイインピーダンスを示します。

***2.** $1/f_{SK}$ は SK クロック周期です。このクロック周期は、いくつかの AC 特性の組み合わせにより決定されます。そのため、SK クロックサイクル時間を最小にする場合でも、クロック周期 $1/f_{SK} = t_{SKL}$ (min.) + t_{SKH} (min.) とすることはできませんのでご注意ください。

図1 タイミングチャート

■ 各端子の機能説明

1. CS (チップセレクト入力) 端子

チップを選択状態に設定するための入力端子です。この入力が "L" レベルのとき、本ICは非選択状態で出力は "High-Z" となります。内部にて書き込み状態でない限り本ICはスタンバイ状態です。
チップセレクトを "H" レベルにすると本ICはアクティブ状態になります。電源立ち上げ後、チップセレクトを立ち上げたときに何らかのスタートビット、オペコードを入力する必要があります。

2. SK (シリアルクロック入力) 端子

シリアルデータのタイミングを設定するためのクロック入力端子です。スタートビット、オペコード、アドレスおよび書き込みデータの入力は、クロックの立ち上がりで取り込まれます。データ出力は、クロックの立ち上がり時に出力します。

2. DI (シリアルデータ入力) 端子

シリアルデータの入力端子です。スタートビット、オペコード、アドレスおよび書き込みデータを取り込みます。シリアルクロックの立ち上がりにてデータをラッチします。

3. DO (シリアルデータ出力) 端子

シリアルデータの出力端子です。データ出力は、シリアルクロックの立ち上がりにて変化します。

5. TEST (テスト入力) 端子

テストモード用入力端子です。GNDまたはVCCに接続するか、オープンにしてください。プルダウン素子が内蔵されているので、VCC端子に接続した場合はプルダン電流が流れます。

■ 初期出荷時データ

初期出荷時のデータは、すべてのアドレスが "FFFFh" になっています。

■ 命令セット

1. S-93A46B

表11

命令	スタートビット	オペコード		アドレス						データ
SK入力クロック	1	2	3	4	5	6	7	8	9	10 ~ 25
READ (データ読み出し)	1	1	0	A5	A4	A3	A2	A1	A0	D15 ~ D0 出力*1
WRITE (データ書き込み)	1	0	1	A5	A4	A3	A2	A1	A0	D15 ~ D0 入力
ERASE (データ消去)	1	1	1	A5	A4	A3	A2	A1	A0	–
WRAL (チップ書き込み)	1	0	0	0	1	x	x	x	x	D15 ~ D0 入力
ERAL (チップ消去)	1	0	0	1	0	x	x	x	x	–
EWEN (書き込み許可)	1	0	0	1	1	x	x	x	x	–
EWDS (書き込み禁止)	1	0	0	0	0	x	x	x	x	–

***1.** 指定されたアドレスの 16 ビットデータが出力されると、続けて次のアドレスのデータが出力されます。

備考 x：任意

2. S-93A56B

表12

命令	スタートビット	オペコード		アドレス								データ
SK入力クロック	1	2	3	4	5	6	7	8	9	10	11	12 ~ 27
READ (データ読み出し)	1	1	0	x	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0 出力*1
WRITE (データ書き込み)	1	0	1	x	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0 入力
ERASE (データ消去)	1	1	1	x	A6	A5	A4	A3	A2	A1	A0	–
WRAL (チップ書き込み)	1	0	0	0	1	x	x	x	x	x	x	D15 ~ D0 入力
ERAL (チップ消去)	1	0	0	1	0	x	x	x	x	x	x	–
EWEN (書き込み許可)	1	0	0	1	1	x	x	x	x	x	x	–
EWDS (書き込み禁止)	1	0	0	0	0	x	x	x	x	x	x	–

***1.** 指定されたアドレスの 16 ビットデータが出力されると、続けて次のアドレスのデータが出力されます。

備考 x：任意

3. S-93A66B

表13

命令	スタートビット	オペコード		アドレス								データ
SK入力クロック	1	2	3	4	5	6	7	8	9	10	11	12 ~ 27
READ (データ読み出し)	1	1	0	A7	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0 出力*1
WRITE (データ書き込み)	1	0	1	A7	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0 入力
ERASE (データ消去)	1	1	1	A7	A6	A5	A4	A3	A2	A1	A0	–
WRAL (チップ書き込み)	1	0	0	0	1	x	x	x	x	x	x	D15 ~ D0 入力
ERAL (チップ消去)	1	0	0	1	0	x	x	x	x	x	x	–
EWEN (書き込み許可)	1	0	0	1	1	x	x	x	x	x	x	–
EWDS (書き込み禁止)	1	0	0	0	0	x	x	x	x	x	x	–

***1.** 指定されたアドレスの 16 ビットデータが出力されると、続けて次のアドレスのデータが出力されます。

備考 x：任意

4. S-93A76B

表14

命令	スタートビット	オペコード		アドレス										データ
SK入力クロック	1	2	3	4	5	6	7	8	9	10	11	12	13	14 ~ 29
READ (データ読み出し)	1	1	0	x	A8	A7	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0出力*1
WRITE (データ書き込み)	1	0	1	x	A8	A7	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0入力
ERASE (データ消去)	1	1	1	x	A8	A7	A6	A5	A4	A3	A2	A1	A0	–
WRAL (チップ書き込み)	1	0	0	0	1	x	x	x	x	x	x	x	x	D15 ~ D0入力
ERAL (チップ消去)	1	0	0	1	0	x	x	x	x	x	x	x	x	–
EWEN (書き込み許可)	1	0	0	1	1	x	x	x	x	x	x	x	x	–
EWDS (書き込み禁止)	1	0	0	0	0	x	x	x	x	x	x	x	x	–

***1.** 指定されたアドレスの 16 ビットデータが出力されると、続けて次のアドレスのデータが出力されます。

備考 x：任意

5. S-93A86B

表15

命令	スタートビット	オペコード		アドレス										データ
SK入力クロック	1	2	3	4	5	6	7	8	9	10	11	12	13	14 ~ 29
READ (データ読み出し)	1	1	0	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0 出力*1
WRITE (データ書き込み)	1	0	1	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	D15 ~ D0 入力
ERASE (データ消去)	1	1	1	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	–
WRAL (チップ書き込み)	1	0	0	0	1	x	x	x	x	x	x	x	x	D15 ~ D0 入力
ERAL (チップ消去)	1	0	0	1	0	x	x	x	x	x	x	x	x	–
EWEN (書き込み許可)	1	0	0	1	1	x	x	x	x	x	x	x	x	–
EWDS (書き込み禁止)	1	0	0	0	0	x	x	x	x	x	x	x	x	–

***1.** 指定されたアドレスの 16 ビットデータが出力されると、続けて次のアドレスのデータが出力されます。

備考 x：任意

■ 動作説明

すべての命令はCS端子に "H" を入力した後、SKパルスの立ち上がりに同期してDI端子の入力を取り込むことで実行されます。命令セットは、スタートビット、各種命令 (インストラクション)、アドレス、データの順に入力します。命令入力はCS端子に "L" を入力することで完了します。命令と命令の間は必ずt_{CDS}の期間CS端子に "L" を入力してください。CS端子に "L" を入力している期間、本ICはスタンバイ状態であり、SK端子およびDI端子の入力は無効となり、いかなる命令も受け付けません。

1. スタートビット

スタートビットは、CS端子に "H" を入力した後、SKパルスの立ち上がり時にDI端子に "H" を入力することで認識されます。CS端子に "H" を入力した後でも、DI端子に "L" を入力している限り、SKパルスを入力してもスタートビットを認識しません。

1.1 ダミークロック

スタートビットの取り込み前にDI端子に "L" を入力している状態で入力するSKクロックをダミークロックと呼びます。ダミークロックはCPUから送られる命令セット数 (クロック数) とシリアルメモリの動作に必要な命令セット数 (クロック数) を同一にするのに役立ちます。例えば、CPUの命令セットが16ビット単位の場合、S-93A46Bでは7ビット分のダミークロックを、S-93A56B/66Bでは5ビット分のダミークロックを、S-93A76B/86Bでは3ビット分のダミークロックを挿入することで、命令セットのクロック数を同一にできます。

1.2 スタートビットの取り込み不具合

(1) 書き込み動作後のベリファイ期間中でDO端子の出力が "H" の場合、SKパルスの立ち上がりでDI端子に "H" を入力すると、本ICはスタートビットの入力と認識してしまいます。このような不具合を防ぐためにも、ベリファイ動作期間中は、DI端子には "L" を入力してください ("**3. 1 ベリファイ動作**" 参照)。

(2) DI入力端子とDO出力端子を接続して3線式インタフェースを構成する場合には、CPUからのデータ出力と、シリアルメモリからのデータ出力が衝突する期間が発生し、スタートビットが正常に取り込まれない可能性があります。"**■ 3線式インタフェース (DI端子 – DO端子直結)**" に記載されている対策を行ってください。

2. 読み出し (READ)

READ命令は指定するアドレスのデータを読み出します。
CS端子に "H" を入力した後、スタートビット、READ命令、アドレスの順に命令を入力します。最終入力アドレス (A_0) を取り込んだ後、次のSKパルスの立ち上がりまでの間、DO端子の出力は "High-Z" から "L" に変化します。次のSKパルスの立ち上がりに同期して16ビットのデータ出力を開始します。

2.1 シーケンシャルリード

指定アドレスの16ビット長のデータを出力した後、CS端子への "H" 入力を維持したまま続けてSKパルスを入力すると、自動的にアドレスがインクリメントされ、次のアドレスの16ビット長のデータが順次出力されます。このような方法により、全メモリ空間のデータを読み出すことができます。最終アドレス (A_n・・・・A_1 A_0 = 1・・・・1 1) がインクリメントされると、先頭アドレス (A_n・・・・A_1 A_0 = 0・・・・0 0) となります。



図2　読み出しタイミング (S-93A46B)



図3　読み出しタイミング (S-93A56B/66B)



図4　読み出しタイミング (S-93A76B/86B)

3. 書き込み (WRITE, ERASE, WRAL, ERAL)

書き込み動作にはデータ書き込み (WRITE)、データ消去 (ERASE)、チップ書き込み (WRAL)、チップ消去 (ERAL) の4種類があります。
書き込み命令 (WRITE, ERASE, WRAL, ERAL) では、所定のクロックを入力した後CS端子に "L" を入力することによりメモリセルへの書き込み動作が開始されます。書き込み期間中はSK端子とDI端子の入力は無効となりますので命令を入力しないでください。
命令の入力は、DO端子の出力が "H" または "High-Z" である場合に行ってください。
書き込み動作はプログラムイネーブルモード時のみ有効となります ("**4. 書き込み許可 (EWEN) / 書き込み禁止 (EWDS)**" 参照)。

3.1 ベリファイ動作

どの書き込み命令も、書き込み動作は4 ms以内 (書き込み時間t_{PR}) に終了するため、書き込み動作の終了が分かれば、書き込みサイクルを最小にすることができます。書き込み動作の状態を確認する一連の動作をベリファイ動作と呼びます。

3.1.1 操作方法

書き込み動作が開始した後 (CS端子 = "L") に、再びCS端子に "H" を入力してDO端子の出力を見ることで書き込み動作の状態がわかります。この一連の動作をベリファイ動作と呼び、書き込み動作の開始後、CS端子に "H" を入力している期間をベリファイ動作期間と呼びます。
ベリファイ動作期間中のDO端子の出力と書き込み動作の関係は次のようになります。

(1) DO端子 = "L" : 書き込み動作中 (busy)
(2) DO端子 = "H" : 書き込み動作完了 (ready)

3.1.2 操作例

ベリファイ動作では、CS端子を "H" に保持しDO端子の出力の変化を待ち続ける方法と、いったんベリファイ動作を終了 (CS端子 = "L") し、再度DO端子の出力を確認するためベリファイ動作を実行する方法があります。このような方法では、CPUは待ち時間を他の処理に当てることができ、システムを効率的に設計できます。

注意 1. ベリファイ動作期間中は、DI端子には "L" を入力してください。
2. DO端子の出力が "H" の場合、SKパルスの立ち上がりでDI端子に "H" を入力すると、本ICはスタートビットの入力と認識し、命令を取り込んでしまいます。その際、DO端子はただちに "High-Z" となりますので注意してください。

3. 2 データ書き込み (WRITE)

指定するアドレスに16ビット長のデータを書き込みます。
CS端子を "H" にした後、スタートビットに続いてWRITE命令、アドレス、16ビットのデータを入力します。CS端子を "L" に立ち下げることで、書き込み動作が開始します。データ書き込み前にデータを "1" にしておく必要はありません。規定数以上のクロックを入力した場合、クロックパルスモニタ回路によりWRITE命令はキャンセルされます。
クロックパルスモニタ回路については、"**■ 命令誤認識による書き込み防止機能**" を参照してください。



図5 データ書き込みタイミング (S-93A46B)



図6 データ書き込みタイミング (S-93A56B/66B)



図7 データ書き込みタイミング (S-93A76B/86B)

3. 3 データ消去 (ERASE)

指定するアドレスの16ビット長のデータを消去します。
データは16ビットすべて "1" となります。CS端子を "H" にした後、スタートビットに続いてERASE命令およびアドレスを入力します。データを入力する必要はありません。CS端子を "L" に立ち下げることで、データ消去動作が開始します。規定数以上のクロックを入力した場合、クロックパルスモニタ回路によりERASE命令はキャンセルされます。
クロックパルスモニタ回路については、"**■ 命令誤認識による書き込み防止機能**" を参照してください。



図8 データ消去タイミング (S-93A46B)



図9 データ消去タイミング (S-93A56B/66B)



図10 データ消去タイミング (S-93A76B/86B)

3. 4 チップ書き込み (WRAL)

メモリの全アドレス空間に16ビット長の同一データを書き込みます。
CS端子を "H" とした後、スタートビットに続いてWRAL命令、アドレス、16ビットのデータを入力します。アドレスは任意です。CS端子を "L" に立ち下げることで、書き込み動作が開始します。データ書き込み前にデータを "1" にしておく必要はありません。規定数以上のクロックを入力した場合、クロックパルスモニタ回路によりWRAL命令はキャンセルされます。
クロックパルスモニタ回路については、"**■ 命令誤認識による書き込み防止機能**" を参照してください。



図11 チップ書き込みタイミング (S-93A46B)



図12 チップ書き込みタイミング (S-93A56B/66B)



図13 チップ書き込みタイミング (S-93A76B/86B)

3. 5 チップ消去 (ERAL)

メモリの全アドレス空間のデータを消去します。
データはすべて "1" となります。CS端子を "H" とした後、スタートビットに続いてERAL命令およびアドレスを入力します。アドレスは任意です。データを入力する必要はありません。CS端子を "L" に立ち下げることで、チップ消去動作が開始します。規定数以上のクロックを入力した場合、クロックパルスモニタ回路によりERAL命令はキャンセルされます。
クロックパルスモニタ回路については、"**■ 命令誤認識による書き込み防止機能**" を参照してください。



図14 チップ消去タイミング (S-93A46B)



図15 チップ消去タイミング (S-93A56B/66B)



図16 チップ消去タイミング (S-93A76B/86B)

4. 書き込み許可 (EWEN) / 書き込み禁止 (EWDS)

EWEN命令は、書き込み動作を許可する命令です。書き込み動作が許可されている状態をプログラムイネーブルモードと呼びます。
EWDS命令は、書き込み動作を禁止する命令です。書き込み動作が禁止されている状態をプログラムディスエーブルモードと呼びます。
CS端子に "H" を入力した後、スタートビット、EWEN命令またはEWDS命令、アドレス (任意) の順に命令を入力します。各モードの状態は、最終アドレス (任意) の取り込み後にCS端子へ "L" を入力することで有効となります。



図17 書き込み許可 / 禁止タイミング (S-93A46B)



図18 書き込み許可 / 禁止タイミング (S-93A56B/66B)



図19 書き込み許可 / 禁止タイミング (S-93A76B/86B)

備考 書き込み以外の場合や電源投入直後、電源OFF前にも書き込み動作禁止命令を実行することで、誤って書き込み命令を認識した場合でも書き込み動作は実行されないような設計を推奨致します。

■ 低電源電圧時の書き込み禁止機能

本ICは低電源電圧の検出回路を内蔵し、電源電圧の低下時および電源投入時には書き込み命令 (WRITE, ERASE, WRAL, ERAL) をキャンセルすると共に自動的に書き込み禁止 (EWDS) 状態となります。検出電圧は1.55 V typ.、解除電圧は1.85 V typ.で約0.3 Vのヒステリシスを持っています (**図20**参照)。
したがって、電源電圧が低下し再び書き込み可能な電圧まで上昇した後に書き込み動作を行う場合には、書き込み命令 (WRITE, ERASE, WRAL, ERAL) を送る前に必ず書き込み許可命令 (EWEN) を送る必要があります。
また、書き込み動作中に電源電圧が低下した場合は、書き込みを行っていたアドレスのデータは保証されません。



図20 低電源電圧時の動作

■ 命令誤認識による書き込み防止機能

本ICはクロックパルスモニタ回路を内蔵し、ノイズパルス印加やクロックのダブルカウントなどクロックの誤カウントによって誤認識された書き込み命令 (WRITE, ERASE, WRAL, ERAL) をキャンセルし、誤書き込みを防止します。
それぞれの書き込み命令 (WRITE, ERASE, WRAL, ERAL) で規定されるクロックパルス数に満たない、または規定数以上のクロックパルスを検出した場合、命令をキャンセルします。

例 ：EWDSをERASEに誤認識した場合



クロックパルスモニタ回路が内蔵されていない製品ではアドレス00hに "FFFFh" が誤書き込みされますが、S-93A76B/86Bでは、オーバーカウント判定され、書き込み動作は行われず命令がキャンセルされます。

図21 クロックパルスモニタ回路の動作例

■ 3線式インタフェース (DI端子 – DO端子直結)

シリアルインタフェースを構成する方法として、CS端子、SK端子、DI端子、DO端子をそれぞれ用いた4線式インタフェース方式とDI端子 – DO端子を接続する3線式インタフェース方式があります。
3線式インタフェース方式を採用する場合、CPU側からのデータ出力とシリアルメモリ側からのデータ出力が衝突する期間が発生し、誤動作の原因となる可能性があります。
そのような誤動作を防止するために、CPUからのデータ出力が優先的にDI端子に入力されるよう、本ICのDI端子とDO端子との間に抵抗 (10 kΩ ~ 100 kΩの抵抗) を介して接続してください (**図22**参照)。



図22 3線式インタフェースの接続法

■ 入力、出力端子

1. 入力端子の接続

本ICの入力端子は、すべてCMOS構造になっておりますので、動作時には "High-Z" が入力されないように設計してください。特に電源をオン、オフにする瞬間および動作待機期間中はCS端子を "L" にしてください。データの誤書き込みは、CS端子が "L" であれば起こりません。CS端子を抵抗 (10 kΩ ~ 100 kΩのプルダウン抵抗) を介してGNDに接続してください。
より確実に誤動作を防止するためには、CS端子以外の入力端子についても同等のプルダウン抵抗で処理することを推奨します。

2. 入力、出力端子等価回路

本ICの入力端子の等価回路を**図23**、**図24**、**図25**に示します。**図23**、**図24**の各入力端子にはプルアップおよびプルダウン素子は内蔵していませんので、フローティング状態にならないよう、設計の際は十分にご注意ください。
図25のTEST端子は、プルダウン素子を内蔵しています。
図26に出力端子の等価回路を示します。出力端子は "H" / "L" / "High-Z" のトライステート出力になります。

2. 1 入力端子



図23 CS端子



図24 SK, DI端子



図25 TEST端子

2. 2 出力端子



図26 DO端子

3. 入力端子ノイズ除去時間

本ICのSK端子とDI端子とCS端子にはノイズを除去するためのローパスフィルター回路を内蔵しています。この回路により電源電圧が 5.0 Vの場合、常温で 20 ns以下のパルス幅のノイズを除去することができます。
しかし、20 nsより長いパルス幅で、電圧がV_{IH} / V_{IL}を越える場合には、ノイズを除去することができないため、パルスとして認識しますのでご注意ください。

■ 注意事項

・本ICに限らず半導体デバイスは絶対最大定格を越えて使用しないでください。特に電源電圧には十分注意してください。定格外の瞬間的なサージ電圧がラッチアップや、誤動作の原因になります。詳しい使用条件は、データシート記載の項目を十分にご確認の上、使用してください。

・本ICの端子に水分が付着したまま動作させますと端子間で短絡して誤動作する可能性があります。とくにお客様の評価中に低温の恒温槽から取り出したときなどに端子に霜がついた場合、このまま動作させますと端子間が水分によって短絡し誤動作する可能性がありますので、ご注意ください。
また結露しやすい場所での使用の際も同様の理由で、十分に注意が必要です。

・本ICは静電気に対する保護回路が内蔵されていますが、保護回路の性能を越える過大静電気がICに印加されないようにしてください。

・弊社ICを使用して製品を作る場合には、その製品での本ICの使い方や製品の仕様また、出荷先の国などによって本ICを含めた製品が特許に抵触した場合、その責任は負いかねます。



No. FJ008-A-P-SD-2.2

TITLE	SOP8J-D-PKG Dimensions
No.	FJ008-A-P-SD-2.2
ANGLE	
UNIT	mm
ABLIC Inc.	



No. FJ008-D-C-SD-1.1

TITLE	SOP8J-D-Carrier Tape
No.	FJ008-D-C-SD-1.1
ANGLE	
UNIT	mm
	ABLIC Inc.



Enlarged drawing in the central part



No. FJ008-D-R-S1-1.0

TITLE	SOP8J-D-Reel		
No.	FJ008-D-R-S1-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
	ABLIC Inc.		



No. FT008-A-P-SD-1.2

TITLE	TSSOP8-E-PKG Dimensions
No.	FT008-A-P-SD-1.2
ANGLE	
UNIT	mm

ABLIC Inc.







No. FT008-E-C-SD-1.0

TITLE	TSSOP8-E-Carrier Tape
No.	FT008-E-C-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	



Enlarged drawing in the central part



No. FT008-E-R-S1-1.0

TITLE	TSSOP8-E-Reel		
No.	FT008-E-R-S1-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
ABLIC Inc.			



No. FM008-A-P-SD-1.2

TITLE	TMSOP8-A-PKG Dimensions
No.	FM008-A-P-SD-1.2
ANGLE	
UNIT	mm
ABLIC Inc.	





No. FM008-A-C-SD-2.0

TITLE	TMSOP8-A-Carrier Tape
No.	FM008-A-C-SD-2.0
ANGLE	
UNIT	mm
ABLIC Inc.	



Enlarged drawing in the central part



No. FM008-A-R-SD-1.0

TITLE	TMSOP8-A-Reel		
No.	FM008-A-R-SD-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
ABLIC Inc.			



※ The heat sink of back side has different electric potential depending on the product.
Confirm specifications of each product.
Do not use it as the function of electrode.

No. PP008-A-P-SD-2.0

TITLE	HSNT-8-A-PKG Dimensions
No.	PP008-A-P-SD-2.0
ANGLE	
UNIT	mm
ABLIC Inc.	





No. PP008-A-C-SD-1.0

TITLE	HSNT-8-A-Carrier Tape
No.	PP008-A-C-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	



Enlarged drawing in the central part



No. PP008-A-R-SD-1.0

TITLE	HSNT-8-A-Reel		
No.	PP008-A-R-SD-1.0		
ANGLE		QTY.	5,000
UNIT	mm		
ABLIC Inc.			



No. PP008-A-L-SD-1.0

TITLE	HSNT-8-A -Land Recommendation
No.	PP008-A-L-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	

免責事項 (取り扱い上の注意)

1. 本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発行時点のものであり、予告なく変更することがあります。
2. 本資料に記載の回路例および使用方法は参考情報であり、量産設計を保証するものではありません。本資料に記載の情報を使用したことによる、本資料に記載の製品 (以下、本製品といいます) に起因しない損害や第三者の知的財産権等の権利に対する侵害に関し、弊社はその責任を負いません。
3. 本資料の記載に誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。
4. 本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。
5. 本製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、安全性等を確認、試験してください。
6. 本製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な手続きを行ってください。
7. 本製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りします。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的とする者へ提供 (輸出) した場合、弊社はその責任を負いません。
8. 本製品は、生命・身体に影響を与えるおそれのある機器または装置の部品および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および原子力機器等) として設計されたものではありません。上記の機器および装置には使用しないでください。ただし、弊社が車載用等の用途を事前に明示している場合を除きます。上記機器または装置の部品として本製品を使用された場合または弊社が事前明示した用途以外に本製品を使用された場合、これらにより発生した損害等について、弊社はその責任を負いません。
9. 半導体製品はある確率で故障、誤動作する場合があります。本製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において冗長設計、延焼対策、誤動作防止等の安全設計をしてください。また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。
10. 本製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対策を行ってください。
11. 本製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際は怪我等に注意してください。
12. 本製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。
13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するものではありません。本資料の一部または全部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。
14. 本資料の内容の詳細その他ご不明な点については、販売窓口までお問い合わせください。
15. この免責事項は、日本語を正本として示します。英語や中国語で翻訳したものがあっても、日本語の正本が優越します。

2.4-2019.07